ترانزیستورهای چندگیتی و معرفی ترانزیستور Tri-gate 22 نانومتری Intel

 این مقاله ترجمه ی خودمه، امیدوارم لذت ببرید!

نسخه ی PDF

در  بیش از 4 دهه، اندازه­ی ترانزیستورها به صورت نمایی کوچک می­شد و بنابراین تعداد ترانزیستورهای موجود در یک چیپ، به صورت نمایی افزایش یافت. چنین افزایشی در چگالی بسته­بندی، توسط کوچک کردن ترانزیستور اثر میدانی نیمه‌رسانا-اکسید-فلز (MOSFET[1]) امکان پذیر بود. در نسل کنونی از ترانزیستورها، ابعاد ترانزیستور به اندازه­ای کوچک شده که مشخصه­های الکتریکی دستگاه به طور محسوسی کاهش پیدا کرده است؛ طوری که باعث جلوگیری از ادامه­ی کاهش اندازه­ی ترانزیشتور شده است. اخیرا، نسل جدیدی از  ترانزیستورهای اثر میدانی نیمه‌رسانا-اکسید-فلز، با نام ترانزیستورهای چندگیتی  ارائه شده است؛ چنین ترانزیستورهایی با هندسه­ی چند گیتی، امکان ادامه­ی بهبود کارایی رایانه­ها همزمان با کوچک سازی آن­ها را، در دهه­های آینده را فراهم می­کند. در این تحقیق ابتدا به بررسی MOSFET های عادی(مسطح) پرداخته و محدودیت­های این نوع ترانزیستور را بررسی می­کنیم، سپس به معرفی جدیدترین ترانزیستور از نوع چندگیتی که به تولید انبوه رسیده است، می­پردازیم.

 

MOSFET 

این ترانزیستور بار اصلی صنعت میکروالکترونیک را بر دوش خود می­کشد. بلوک­های ریزپردازنده ­ها، چیپ خافظه و ریزمدارهای ارتباطی از این ترانزیستورها ساخته می­شوند. یک ریزپردازنده­ی مدرن می­تواند شامل بیش از 2 میلیون  MOSFET باشد و همچنین یک حافظه­ی 32 گیگابایتی که فقط نیم گرم وزن دارد، شامل  256 میلیون ترانزیستور است که با تعداد ستاره­های موجود در کهکشان راه شیری قابل مقایسه است. این نوع ترانزیستورها بیشتر به عنوان کلید در ریزمدارهای منطقی به کارمی­روند؛ اگرچه از آن­ها برای مقاصد دیگر هم می­توان بهره جست.

نمونه­ای از یک MOSFET در شکل 1 قابل مشاهده است. این ترانزیستور شامل دو نیمه­رسانای نوع n با نام­های source و drain است  که  با یک  نیمه­رسانای نوع p که substrate نامیده می­شود، از هم جدا می­شوند. این توصیف برای MOSFET از نوع n (NMOS) است. MOSFET نوع p (PMOS)، ترکیب متفاوتی در ناحیه­های source، drain و substrate دارد. عموما نیمه­رسانای مورد استفاده سیلیکون است، اگرچه سایر مواد نیمه­رسانا با  سرعت حمل بار بیشتر نیز در صنعت میکروالکترونیک مورد استفاده قرار می­گیرد. لایه­ای نازک از مواد عایق مانند سیلیکون  اکسید، ناحیه­ی بین  source و drain را می­پوشاند و این لایه با یک لایه­ی فلزی که گیت نامیده می­شود، فراگرفته شده است. عایق به عنوان گیت اکسید در نظر گرفته می­شود.

 

محدودیت­های MOSFET

یک کلید بی نقص باید در زمان باز بودن، جریان عبوری از آن صفر و زمان بسته بودن، مقاومت آن صفر باشد. همچنین باید قابلیت تغییر وضعیت سریع بین حالت­های روشن و خاموش را داشته باشد. متاسفانه MOSFET ها  کلیدهای بی نقصی نیستند  و با کوچک شدن آن­ها، رفتار تغییر حالت آن­ها بدتر هم می­شود[1] .

زمانی که ابعاد یک MOSFET کاهش پیدا می­کند، سطح ولتاژ و ضخامت گیت اکسید هم باید کاهش پیدا کند. از آن جایی که ولتاژ گرمایی الکترون (kT/q) برای  وسایل الکترونیکی در دمای اتاق، ثابت است؛ نسبت بین ولتاژ عملکرد  و ولتاژ گرمایی  نیز ناگزیر به کاهش است. این باعث افزایش جریان­های  عبوری  source-drain ناشی از نفوذ گرمایی الکترون­ها می­شود. در همین حال، گیت اکسید به ضخامتی حدود چند لایه اتم رسیده است که تونل زنی مکانیک کوانتومی باعث افزایش شدید جریان­های عبوری می­شود[2].

یک راه­حل، عدم استفاده از پیکربندی مسطح است؛ طوری  الکترود گیت را طراحی کنیم که چند طرف  کانال رسانا را احاطه کند و باعث بهبود کنترل الکترواستاتیکی روی کانال شود. این­گونه معماری چندگیتی امکان کوچک سازی بیشتر ترانزیستور، بدون کاهش کارایی را فراهم می­کند.

 

قانون مور[2]

در سال 1965، گوردن مور مقاله­ای منتشر کرد که در آن پیش­بینی کرده بود که چگالی ترانزیستورهای روی یک چیپ هر 18 ماه دو برابر خواهد شد. اگرچه این نتیجه تجربی و فقط بر اساس داده­های 6  سال به دست آمده بود، قانون مور به طور فوق­العاده­ای تا 45 سال برقرار بود. به نظر می­رسید که این قانون دیگر برقرار نباشد، اما با ابداع ترانزیستورهای چندگیتی، همچنان این قانون برقرار مانده است!

 

معماری چندگیتی

در MOSFET عادی حجیم، الکترود گیت در بالای یک عایق(اکسید) قرار می­گرفت که  ناحیه­ی کانال بین source و drain را می­پوشاند.  در این پیکربندی، ترانزیستور مسطح  و در اصل، دو بعدی است. کنترل الکترواستاتیک کانال به وسیله­ی گیت از طریق اتصال خازنی بین گیت و ناحیه­ی کانال و از طریق عایق گیت امکان­پذیر می­شود. قوانین مقیاس­ گذاری به یک کاهش در عمق ناحیه­های source و drain توسط فاکتور مقیاس­گذاری مانند کاهش طول گیت نیازمند است. این باعث کاهش اثرات کانال کوتاه[3] ^و[4]  به وسیله­ی  کاهش تحویل موثر کنترل ناحیه­ی کانال توسط  source و drain می­شود. کاهش ضخامت اکسید گیت هم با بهبود اتصال خازنی  بین  گیت و کانال، نتیجه­ی یکسانی در پی دارد. به علاوه با جایگزین کردن سایر اکسیدهای فلزی که ثابت دی­الکتریک بالاتری دارند،به جای  دی­اکسید سیلیکون به عنوان عایق گیت، می­توان ظرفیت خازنی گیت را به مقدار قابل­توجهی بهبود داد که در  عوض باعث افزایش جریان می­شود.

کنترل  الکترواستاتیک کانال گیت را به وسیله­ی اصلاح شکل MOSFET هم بهبود داد. MOSFET های چند گیتی  از مزایای بعد سوم برای  خنثی کردن  اثرات کانال کوتاه بهره می­برد. از آن جایی که این گونه ترانزیستورها  فقط یک الکترود گیت دارند، شاید چندگیتی  مناسب­ترین عبارت برای توصیف این معماری نباشد. در واقع منظور از این عبارت این است که الکترود  از چند طرف ناحیه­ی کانال احاطه می­شود. 

 

[1] برخی نمونه­های ترانزیستورهای چندگیتی

a: SOI (FinFET) b:SOI tri-gate MOSFET. c: SOI Π-gate MOSFET. d: SOI Ω-gate MOSFET.

 e: SOI gate-all-around MOSFET. f: A bulk tri-MOSFET.

 

تمامی ترانزیستورهای  موجود در شکل 2، با استفاده از  زیر لایه­ی سیلیکون روی عایق[5] ساخته شده­اند. این زیرلایه شامل یک لایه­ی نازک سیلیکون تک کریستالی بر روی یک عایق (معمولا سیلیکون دی اکسید) می­شود. همچنین “hard mask” یک دی الکتریک ضخیم است که  از شکل­گیری یک وارونگی کانال در بالای سیلیکون “fin” جلوگیری می­کند .[1]  

 

ترانزیستور Tri-gate

در اوایل  به وجود آمدن ترانزیستور های چندگیتی، این ترانزیستورها فقط ارزش تحقیقاتی داشتند تا این که در سال 2011 Intel تصمیم خود مبنی بر تولید  tri-gate FET با اندازه­ی 22 نانومتر را اعلام کرد [1]. این ترانزیستور به دلیل “fin” ها،  FinFET نیز نامیده می­شود [5]

 

ساختار ترانزیستور  Tri-gate الکترود گیت را از سه طرف لایه نازک و بلند سیلیکون(fin) احاطه می­کند که باعث بهبود یافتن کنترل کانال می­شود.  این باعث می شود  تا  شیب پایین آستانه تندتر  شود که  باعث 10 برابر شدن کاهش  جریان عبوری شود. همچنین می­­تواند مقیاس پذیری طول گیت  را بهبود دهد  که  هم باعث ایجاد امکان کوچک سازی و کاهش ظرفیت خازنی گیت شود.

همین طور  این ترانزیستور می­تواند در ولتاژ آستانه کمتر  با همان  جریان عبوری نسبت به ترانزیستور مسطح شود. این ولتاژ آستانه­ی پایین تر می­تواند  برای فراهم کردن کارایی بیشتر یا کاهش ولتاژ عملکرد به کار رود.  ترانزیستورهای tri-gate 22 نانومتری امکان بهبود تاخیر گیت تا 37% در ولتاژ 0.7 یا کاهش نیروی فعال لازم تا 50% در عملکرد ثابت را نسبت به نمونه­ی مسطح را دارند[5].

 

منابع

[1] Ferain, Isabelle, Cynthia A. Colinge, and Jean-Pierre Colinge. "Multigate transistors as the future of classical metal-oxide-semiconductor field-effect transistors." Nature 479.7373 (2011): 310-316.

[2] Taur, Yuan. "CMOS design near the limit of scaling." IBM Journal of Research and Development 46.2.3 (2002): 213-222.

[3] Hosseini, Seyed Ebrahim. "IMPROVED SHORT CHANNEL EFFECTS IN 4H-SIC MOSFET WITH DUAL MATERIAL GATE STRUCTURE." 8th International Conference on Technical and Physical Problems of Power Engineering. 2012.

[4] Iwai, Hiroshi. "Future of nano CMOS technology." Microelectronics Technology and Devices (SBMicro), 2013 Symposium on. IEEE, 2013.

[5] Singer, Pete. "The Next Transistor." Solid State Technology 55.5 (2012): 13-16.

[6] Bohr, Mark. "Silicon Technology Leadership for the Mobility Era." Intel Design Forum. 2012.

[7] Bohr, Mark, and Kaizad Mistry. "Intel’s revolutionary 22 nm transistor technology." Rob Willoner at Innovation (2011).

 

---

[1] Metal–Oxide–Semiconductor Field-Effect Transistor

[2] moore’s law

[3]   Short-channel effects

[4]  اصلی­ترین این اثرات عبارتند از: نبود  pinch-off  و اشباع  به دلیل  رسانایی بالای drain و جریان عبوری  بالا[3] .

[5]  Silicon-On-Insulator (SOI)